 集成电路IC设计工程师培训班 |
| 课程说明 |
本课程讲授基于Synopsys EDA tools构成的ASIC/SOC数字电路前端开发流程，学员通过运用数字逻辑、硬件描述语言完成一个中等规模的专题项目设计，在课程过程中掌握数字集成电路的coding、仿真、综合、静态时序分析、可测性设计、一致性验证等一系列数字电路前端流程中的设计技巧，终使学员达到能独立完成中等规模电路模块的前端设计水平。模拟前端设计当中建模、模拟、验证、优化，以及模拟电路设计中的测试电路技术和可测性设计技术和新的亚微米CMOS电路设计技术，通过多个专题实验帮助学员熟悉模拟设计流程，提升学员分析、设计、优化、测试电路的能力。本课程涵盖模拟设计领域相关技术的核心内容，注重基础知识和实用技巧的讲解外，还将特别讲授近年发表在JSSC/ISSCC等国际一流杂志上新的设计理念。本课程为模拟设计高端精华课程，老师将多年实践经验手把手教授，让学员在真实的项目实践环境中提升技术水平，熟练使用EDA工具，真正掌握IC设计中“渔”的手段
本课程同时讲授CMOS模拟集成电路结构的分析与设计，详细介绍在不同应用指标要求下的多种模拟电路模块的设计，以及设计所必须考虑的测试问题，通过课题实践范例和专题制作，让学员掌握CMOS模拟集成电路的实际设计方法、实用技巧以及成熟的设计经验。本课程包括以下四个教学模块，分别是：
前端设计实用技术，内容包含CMOS模拟电路工艺与器件模型分析，版图基本知识，学习Unix/Linux操作系统及命令，前端设计常用EDA工具的安装、调试及基本使用方法；
模拟设计实践培训，内容包含实践性地电流镜电路分析与设计、参考源电路设计，在此基础上介绍模拟电路的噪声模型与分析以及开关电容电路设计、放大器电路设计、运放反馈设计、运放稳定性与频率补偿、运算跨导放大器(OTA)、比较器设计等技巧。以高性能运放和比较器为实例进行分析与指导，进行AD/DA电路模型分析、SNR分析、ADC和DAC电路结构分析、仿真验证技术的学习。还将以PLL、Sigma-delta ADC/DAC为设计实例，着重讲述各模块电路的划分与设计技巧，通过专题实践帮助学员快速熟悉、掌握模拟电路设计的流程；
前端设计高级技术进阶，内容以业界主流的音频产品为实例，进行模拟电路设计与版图设计的关系、测试电路技术、可测性设计技术，以及亚微米CMOS电路设计技术的教学； |
| 培训目标 |
帮助学员熟悉并掌握典型数字ASIC/SOC芯片前端开发流程和设计技巧，以及相关设计软件的使用，课程结束后学员可积累相当于1年左右的实际工作经验，能够独立完成ASIC/SOC中等模块的设计。
掌握模拟集成电路基本原理与实际范例，能分析和设计各类CMOS模拟集成电路，掌握CMOS模拟电路设计流程和设计方法，可独立完成模拟电路前端设计，具备一定的实际设计经验，成为中级模拟IC前端设计工程师。
本培训在短时间内快速提高版图知识及实战能力，具备实践项目能力——
（1）如何进行版图的验证（DRC/LVS）；
（2）Latch up和ESD原理及版图设计。
同时，在加强实践项目能力的基础上，巩固加强基础知识——
（1）UNIX操作系统的使用、Virtuoso layout工具使用等知识；
（2）数字标准单元（如反相器、与非门、D触发器等）的版图设计
（3）模拟电路（如偏置电路和差分放大电路等）的版图设计； |
| 入学要求 |
| 有数字电路设计和硬件描述语言的基础或自学过相关课程。。 |
|
班级规模及环境--热线:4008699035 手机:15921673576/13918613812( 微信同号) |
|
坚持小班授课，为保证培训效果，增加互动环节，每期人数限3到5人。 |
| 上课时间和地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦
近开课时间(周末班/连续班/晚班）：IC设计工程师培训班：2024年11月18日......(欢迎您垂询，视教育质量为生命！) |
|
实验设备 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
★实验设备请点击这儿查看★ |
|
新优惠 |
|
◆在读学生凭学生证，可优惠500元。 |
| 教学优势 |
曙海教育的数字集成电路设计课程培养了大批受企业欢迎的工程师。大批企业和曙海
建立了良好的合作关系。曙海教育的数字集成电路设计课程在业内有着响亮的知名度。
本课程，秉承12年积累的教学品质，以IC项目实现为导向,老师将会与您分享数字芯片设计的全流程以及Synopsy和Cadence公司EDA工具的综合使用经验、技巧。
本课程，以实战贯穿始终，让您绝对受益匪浅！ |
| 师资团队 |
【赵老师】
大规模集成电路设计专家，10多年超大规模电路SOC芯片设计和版图设计经验，参与过DSP、GPU、DTV、WIFI、手机芯片、物联网芯片等芯片的研发。精通CMOS工艺流程、版图设计和布局布线，精通SOC芯片
设计和版图设计的各种EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有丰富的SOC芯片设计、验证、DFT、PD、流片经验。
熟练掌握版图设计规则并进行验证及修改；熟练掌握Unix/Linux操作系统；熟悉CMOS设计规则、物理设计以及芯片的生产流程与封装。
【王老师】
资深IC工程师，十几年集成电路IC设计经验，精通chip的规划、数字layout、analog layout和特殊电路layout。先后主持和参与了近三百颗CHIP的设计与版图Layout工作,含MCU芯片、DSP芯片、LED芯片、视频芯片、GPU芯片、通信芯片、LCD芯片、网络芯片、手机芯片等等。
从事过DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多种制程analog&digital的电路IC设计，
熟练掌握1.8V，3.3V,5V,18V,25V，40V等各种高低压混合电路的IC设计。
【张老师】
从事数字集成电路设计10余年，精通CMOS工艺流程、版图设计和布局布线，精通VERILOG,VHDL语言，
擅长芯片前端、后端设计和复杂项目实施的规划管理，其领导开发的芯片已成功应用于数个国际知名芯片厂商之产品中。丰富的芯片开发经验，对于现今主流工艺下的同步数字芯片设计技术和流程有良好把握。长期专注于内存控制器等产品的研发，拥有数颗规模超过百万门的数字芯片成功流片经验.
★更多师资力量请见曙海师资团队。 |
|
| 质量保障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
|
坚持小班授课，为保证培训效果，增加互动环节，每期人数限3到5人。 |
◆ 本课程实战演练使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程，强调实战，实战，还是实战！
◆ 免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！
◆ 赠送每个工具用到的流片厂工艺库和技术文件。
◆ 企业化项目管理方案。
|
|
| |
| 集成电路IC设计工程师培训班 |
| |
第一阶段 集成电路前端设计 |
1.逻辑设计理论
2.Verilog语言
3.VHDL语言
4.数字电路验证
1)验证平台的建立
2）功能测试
5.设计综合（synthesys）
6.扫描链生成
7.仿真测试
1）DFT
2)ATPG
8.静态时序分析(STA)
9.数字前端全流程设计工具
10.相关工艺库文件计算机操作系统UNIX应用；
11.数字电路逻辑设计；
12.硬件描述语言HDL和逻辑综合初步；
13.集成电路设计导论及流程；
14.半导体器件原理及集成电路概论；
|
17.CMOS VLSI设计原理；
18.
数字系统设计与FPGA现成集成；
19.可测性设计；
|
20.RTL验证；
静态时序分析（STA）；
逻辑综合（Logic Synthesis）；
可测性设计（DFT）；
IP Based设计；
软硬件协同设计仿真；
Matlab系统设计
21.项目实战：
1）RTL coding
2)状态机中断处理
3）testbench 建立
4）Testcase创建
22.项目实战二：
1）RTL coding
2)通讯数据协议E1
3)异步电路处理
4）算法
5）CPU控制
6）Testbench建立和testcase
7)综合和DFT
8)STA |
|
第二阶段 数字集成电路后端设计 |
|
1.Floor plan
2.电源规划
3.布局、摆放
4.时钟树
5.布线
6.RC extraction
7.静态时序分析（STA）
8.验证
1)DRC
2)lvs
3)erc
9.项目实战
10.数字后端全流程设计工具
11.相关工艺库文件
12.半导体器件原理及集成电路概论；
13.集成电路设计导论及流程；
14.版图设计知识；
15.版图设计工具及使用方法；
16.项目设计实践 |
|
17.CMOS集成电路设计原理；
18.ASIC设计导论；
19.IC布局布线设计；
20.版图验证和提取；
21.可测性设计；
22.项目设计实践。 |
|
23.Top-Down设计流程；
24.Full-Customer设计流程；
25.标准单元库设计；
26.单元库的各种库文件；
27.各种单元的功能，结构和版图。 |
|
第三阶段 IC版图强化 |
计算机网络与UNIX应用
UNIX是当代著名的多用户、多进程、多任务的分时操作系统。目前，大部分的IC
EDA软件都是基于UNIX操作系统平台的。
★ 计算机网络
★ UNIX概述
★
UNIX系统访问
★ UNIX的图形用户界面
★ 文件和目录
★ 文件结构
★ 文件管理
★
UNIX文本编辑器?Vi
★ SUN 工作站简况
|
半导体基础理论
★半导体基本特性
半导体材料
晶体结构
价键
能级与能带
电子与空穴
N型半导体和P型半导体
★
晶体管工作原理
PN结
PN结二极管
双极型晶体管
MOS场效应晶体管
★
集成电路中的器件结构
电学隔离的必要性和方法
二极管、双极型晶体管、MOS场效应晶体管、电阻、电容、接触
孔、通孔和互连线的结构
|
集成电路制造工艺
★ 集成电路制造工艺引论
★ 外延生长
★ 掩膜制版工艺
★
光刻
★ 热氧化
★ 掺杂工艺（热扩散、离子注入）
★ 刻蚀
★ 化学气相淀积
★
镀膜
★ 集成电路工艺集成技术(MOS工艺、双极型工艺) |
集成电路设计概论
★ 集成电路概述
★
集成电路设计概述
★ 设计流程和设计工具
★ 国内外集成电路技术发展概况
★
国内外主要集成电路晶圆代工厂(Foundry)介绍
|
集成电路设计EDA工具
★ EDA软件的发展概况
★ 前端设计软件概况
★
后端设计软件
|
基本版图知识
★ 集成电路常用设计流程
★
基本版图知识
版图的层次
版图设计中的注意事项
不同器件特性相对版图布局的关系
★
设计规则和版图验证
设计规则
布局布线
版图验证知识（设计规则检查DRC、电学规则检查ERC、版图和电路的对比检查LVS、版图参数提取LPE）
★
版图设计
版图编辑环境设置
版图编辑软件的使用
版图数据文件操作基础知识
★
版图设计实例
概述
五管单元与非门的设计
一交通路口信号灯控制器设计 |
芯片的物理分析
★
MOS集成电路的芯片解剖
芯片解剖过程
电路分析
时序逻辑分析
版图设计规则的分析
版图的布局布线分析
★
双极型集成电路的芯片解剖
版图识别要点 |
第四阶段 |
1：Virtuoso Layout Editor工具介绍、正确的工作环境设定和Bindkey设定
2：如何理解Design Rule,并根据Design Rule布局PMOS和NMOS
3：Latch-Up和Antenna Rule原理说明及如何正确布局
4：正确布局基本逻辑单元，如INV,NAND,NOR等
5：DRC和LVS操作和排错
6：DFF版图设计及DRC&LVS clean。
7：Diode、BJT、各种电阻和电容的版图布局及应用
8：模拟电路Current mirror，Bias和OP等电路原理及版图布局
9：PAD原理及版图设计 |
第五阶段 模拟集成电路设计 |
第一部分、基本电路及理论
1．半导体器件原理以及模型
2．半导体工艺，封装技术
3．版图设计，latch up和天线效应
4．EDA tool，rules，Unix，Spice等工具以及语言使用
5．单级放大器和差分对
6．电流镜，电流源，电压源实验
7．比较器
8．一级运放，fold-cascode实验
9．反馈、稳定性理论、补偿
10．两级放大器，two-stage op实验
11．LDO专题，VCCS，buffered-LDO实验
12．全差分放大器，全差分放大器实验
第二部分、综合应用及业界趋势
13．放大器应用：滤波、驱动、积分、加减法、乘法等
14．先进放大器：Audio amplifier专题
15．开关电容电路
16．AD/DA原理，种类
17．Sigma-delta ADC建模，设计技巧
18．PLL专题及实验
19．DC-DC专题
20．Class-D专题
21．ESD技术以及发展状况
22.IC设计流程，工具，仿真，基本设计概念，模拟单元设计 |
第六阶段 |
1、代码编写及仿真技巧
系统介绍verilog语法规范、语言与电路实现之关系，以及RTL仿真技术、RTL代码编写技巧、控制单元和数据通路单元的实现技巧、基于Verilog语言的测试编码技巧，功能验证及Testbench搭建的技巧。
2、综合技术
讲述综合基础、组合电路与时序电路、基于TCL的综合流程、综合策略、设计环境和设计约束的制定、综合优化的技巧、实现优化结果的可综合代码编写技术等。
3、可测试设计技术
基于Synopsys DFT compiler的DFT技术，介绍可测性设计技术、组合电路和时序电路的测试方法、基于TCL的DFT设计实现的基本流程。
4、静态时序分析技术
基于Synopsys PT的静态时序分析技术，介绍静态时序分析、基于TCL技术的处理过程和常用的时序分析方法。
5、一致性验证技术介绍
介绍一致性验证技术，使学员了解基于Synopsys Formality 的一致性验证方法。9、实际电流镜设计
6、基准源设计与hspice使用技巧
7、运放设计与hspice使用技巧，二级运放，RC二级运放
8、比较器、振荡器设计
9、电源系统设计（LDO）原理、结构、设计
10、Virtuoso LE使用与drc, lvs、版图设计实例
11、电源系统设计（DC-DC）
6、Cache控制器专题项目
项目实践：
本课程专题实验是构造一个8位CPU（8051）的外部Cache控制器，用于实现CPU通过LPC协议(Intel的一种主板总线协议)访问外部LPC FW Hub(Burst访问)的执行程序。本项目包括CPU core接口模块,控制状态寄存器模块,two-way组相联的cache控制模块,SRAM控制模块,LPC 接口模块。学员可以从中学习如何从IP,标准接口spec和Cache算法入手，进行项目的Architecture设计，完成模块划分，设计spec和RTL代码，建立仿真计划和仿真环境，完成整个项目的功能仿真到综合、STA，以及一致性验证,实现一个较完整的SOC设计流程。设计规模在万门级。在0.25um工艺库下，频率不小于100MHz。
|
shuhaipeixun
总部李老师