 开源RISC-V
CPU内核设计实践培训班 |
|
入学要求 |
|
学员学习本课程应具备下列基础知识：
◆ 有数字电路设计和硬件描述语言的基础或自学过相关课程。 |
 |
|
教学优势 |
曙海教育的数字集成电路设计课程培养了大批受企业欢迎的工程师。大批企业和曙海
建立了良好的合作关系。曙海教育的数字集成电路设计课程在业内有着响亮的知名度。
本课程，秉承12年积累的教学品质，以IC项目实现为导向,老师将会与您分享数字芯片设计的全流程以及Synopsy和Cadence公司EDA工具的综合使用经验、技巧。
本课程，以实战贯穿始终，让您绝对受益匪浅！ |
|
班级规模及环境--热线:4008699035 手机:15921673576/13918613812(
微信同号) |
|
坚持小班授课，为保证培训效果，增加互动环节，每期人数限3到5人。 |
|
上课时间和地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院
【北京分部】：北京中山/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道）
【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦
【广州分部】：广粮大厦 【西安分部】：协同大厦
近开课时间(周末班/连续班/晚班）： 开源RISC-V CPU内核设计培训班：2024年11月18日......(欢迎您垂询，视教育质量为生命！) |
|
实验设备 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
专注高端培训17年，曙海提供的课程得到本行业的广泛认可，学员的能力
得到大家的认同，受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
|
师资团队 |
【赵老师】
大规模集成电路设计专家，10多年超大规模电路SOC芯片设计和版图设计经验，参与过DSP、GPU、DTV、WIFI、手机芯片、物联网芯片等芯片的研发。精通CMOS工艺流程、版图设计和布局布线，精通SOC芯片
设计和版图设计的各种EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有丰富的SOC芯片设计、验证、DFT、PD、流片经验。
熟练掌握版图设计规则并进行验证及修改；熟练掌握Unix/Linux操作系统；熟悉CMOS设计规则、物理设计以及芯片的生产流程与封装。
【王老师】
资深IC工程师，十几年集成电路IC设计经验，精通chip的规划、数字layout、analog layout和特殊电路layout。先后主持和参与了近三百颗CHIP的设计与版图Layout工作,含MCU芯片、DSP芯片、LED芯片、视频芯片、GPU芯片、通信芯片、LCD芯片、网络芯片、手机芯片等等。
从事过DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多种制程analog&digital的电路IC设计，
熟练掌握1.8V，3.3V,5V,18V,25V，40V等各种高低压混合电路的IC设计。
【张老师】
从事数字集成电路设计10余年，精通CMOS工艺流程、版图设计和布局布线，精通VERILOG,VHDL语言，
擅长芯片前端、后端设计和复杂项目实施的规划管理，其领导开发的芯片已成功应用于数个国际知名芯片厂商之产品中。丰富的芯片开发经验，对于现今主流工艺下的同步数字芯片设计技术和流程有良好把握。长期专注于内存控制器等产品的研发，拥有数颗规模超过百万门的数字芯片成功流片经验.
★更多师资力量请见曙海师资团队。 |
|
|
新优惠 |
|
◆在读学生凭学生证，可优惠500元。 |
◆
本课程实战演练使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程，强调实战，实战，还是实战！
◆
免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware
Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！
◆
赠送每个工具用到的流片厂工艺库和技术文件。
◆
企业化项目管理方案。
|
|
|
质量保障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
| 开源RISC-V
CPU内核设计实践培训班，手把手带你完成一次完整的项目！ |
|
|
课程大纲：
1 : 1. CPU 架构简介
2 : 2. CPU历史简介
3 : 3. 计算机经典芯片架构
4 : 4. 要点
5 : 5. 开源指令集RISC A1
6 : 6. 开源指令集RISC A2
7 : 7. 开源CPU讲解
8 : 8.开源CPU开发要点
9 : 9. SoC架构 1
10 : 10. SoC架构 2
11 : 11. 开源CPUCore-1
12 : 12. 开源CPUCore2
13 : 13. CPU的内核设计：跳转指令Jump and Link 1
14 : 14. CPU的内核设计：跳转指令Jump and Link 2
15 : 15. CPU的内核设计：跳转指令Jump and Link 3
16 : 16. CPU的内核设计：跳转指令Jump and Link 4
17 : 17.CPU的内核设计：分支指令Branch1
18 : 18.CPU的内核设计：分支指令Branch2
19 : 19.CPU的内核设计：分支指令Branch3
20 : 20.CPU的内核设计：分支指令ranch4
21 : 20. CPU的内核设计：算数指令Arithmetic1
22 : 22.CPU的内核设计：算数指令Arithmetic2
23 : 23. 逻辑指令/位移指令Logic and shift 1
24 : 24. 逻辑指令/位移指令Logic and shift 2
25 : 25. CPU的内核设计：防存指令Load Store 1
26 : 26. CPU的内核设计：防存指令Load and Store 2
27 : 27. CPU的内核设计：防存指令Load and Store 3
28 : 29. CPU的内核设计：防存指令Load and Store 4
29 : 29. CPU的内核设计：CSR1指令
30 : 30. CPU的内核设计：CSR2指令
31 : 32. CPU的内核设计：CSR 3指令
32 : 32. CPU的内核设计：CSR4指令
33 : 33. CPU的内核设计：乘法指令MUL
34 : 35. CPU的内核设计：除法指令DIV
35 : 35.开源CPU蜂鸟Core Summary1
36 : 36.开源CPU蜂鸟Core Summary2
|
shuhaipeixun
1299983702
总部李老师