Synopsys Prime Time静态时序分析与ModelSim高级仿真培训 |
培养对象 |
1.理工科背景,有志于数字集成电路设计工作的学生和转行人员;
2.需要充电,提升技术水平和熟悉设计流程的在职人员;
3.集成电路设计企业的员工内训。
|
入学要求 |
学员学习本课程应具备下列基础知识:
◆电路系统的基本概念。 |
班级规模及环境--热线:4008699035 手机:15921673576/13918613812( 微信同号) |
坚持小班授课,为保证培训效果,增加互动环节,每期人数限3到5人。 |
上课时间和地点 |
上课地点:【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】:北京中山/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【石家庄分部】:河北科技大学/瑞景大厦 【广州分部】:广粮大厦 【西安分部】:协同大厦
近开课时间(周末班/连续班/晚班): Synopsys Prime Time:2024年10月28日......(欢迎您垂询,视教育质量为生命!) |
实验设备 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
专注高端培训17年,曙海提供的课程得到本行业的广泛认可,学员的能力
得到大家的认同,受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
新优惠 |
◆在读学生凭学生证,可优惠500元。 |
质量保障 |
1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
Synopsys Prime Time静态时序分析与ModelSim高级仿真培训 |
第一阶段 |
Synopsys Prime Time静态时序分析? |
为了帮助工程师进一步全面系统地理解Prime Time的概念与方法,学习并掌握Synopsys公司的静态时序分析工具,国家集成电路设计西安产业化基地EDA培训中心将于近日举办Prime Time培训。静态时序分析技术是一种穷尽分析方法,用以衡量电路性能。在功能和性能上满足全片分析的目的,支持片上系统设计,即它为很快满足设计时序要求取得了突破,能提供百万门级设计所要求的性能,并在一个合理的时间内分析设计,而且它带有先进的时序分析技术和可视化的特性,用于全芯片验证。
●? 主要内容:
1. 阐述了静态时序分析的三个步骤,四个类型的时序路径及各路径之间的约束。
2. 讨论了用于计算时钟网络延迟、外部时钟延迟、验证设计的小时钟脉冲宽度、对门控时钟进行检查及在已有时钟的基础上定义一个新的时钟命令。
3. 明确了例外时间(Timing Exceptions)的定义,讨论了例外时间的范围,给出了多路径及其规范,提供了多路径的约束。
4. 高效的静态时序分析方式,包括瓶颈、多事件及同时发生的事件大、小值分析等。 5. 阐述了为任何设计目标列表应用程序属性的命令,用于从一个设计对象上找到其属性的两种命令,允许创建自己的Prime Time命令。
6. 定义了时间模式、讨论了在静态时序分析中用时间模式的益处、Prime Time支持的三种时间模式及用时间模式修改link_path变量。
7.阐述了物理时间被应用在顶层综合时的原因、SDF的定义及在Prime Time中认可的三种寄生模式。
|
|
第二阶段 |
ModelSim高级调试功能做HDL仿真? |
为了帮助工程师进一步全面系统地理解ModelSim仿真的概念与方法,学习并掌握Mentor公司的相关仿真工具,国家集成电路设计西安产业化基地EDA培训中心将于近日举办Mentor ModelSim培训。
?ModelSim是业界优秀的HDL语言仿真器之一,它提供友好的调试环境,支持PC和UNIX平台,是唯一的单一内核支持VHDL和Verilog混合仿真的仿真器。ModelSim是作FPGA、ASIC设计的RTL级和门级电路仿真的首选,在业界一直保持在VHDL和VHDL/Verilog混合语言功能仿真器市场占有率第一的位置,在Verilog市场也有相当高的市场占有率。
????
本课程让学员们首先熟悉ModelSim基本概念,并且进一步学习ModelSim的高级调试概念和技巧,充分和有效地发挥ModelSim的各项功能,分析和调试数字电路设计。通过运用各种方法和调试手段,学习如何产生高性能的仿真模型,得到更可靠的设计结果。您将面对一个真实的富有挑战的设计,在高质量的测试平台上用测试矢量去仿真和分析它,并用系统的方法去解决问题。
● 在这次课程中可以学到:
◎ ModelSim的基本概念和流程;
◎ 高级的调试概念和方法;
◎ 运用Debug Detective;
◎ 产生和比较多个数据库;
◎ 运用“虚拟对象”去调试设计;
◎ 用Tcl/Tk控制设计和ModelSim环境;
◎ 调试多种类型的设计错误;
◎ 测定设计的“代码覆盖率”;
◎ 用“Signal Spy”实现高级探查;
◎ 应用先进的波形比较功能;
◎ 分析和提高设计及终产品的性能,从抽象描述到门级实现;
● 适合的听众:
??◎ 在系统设计、硬件设计或软件设计中将用到VHDL、Verilog或VHDL/Verilog 混合HDL语言进行仿真和分析的工程师;
??● 需要的知识:
◎ VHDL或Verilog硬件描述语言;
◎ HDL语言功能仿真的基本概念 |
|