Calibre与Cliosoft技术培训

第一阶段

1，如何使用Cablibre DRC and LVS（flat and hierarchical两种模式）；

2，如何通过Calibre RVE（Results Viewing Environment）分析DRC和LVS的结果；

3,Calibre规则文件的基本描述，如定义版图和逻辑图数据的输入、DRC和LVS的输出结果、层定义、中间层的产生、DRC规则检查、LVS晶体管的识别和连接关系的定义等；

4,DRC规则检查，如宽度、间距、包含关系的检查；

5,一些复杂的DRC检查，如天线规则、金属密度规则；

6,如何实现网表对网表的比较、版图对版图的比较；

7,定位LVS的相关问题，如短路和开路、pin swapping、软连接和标示字等问题；

8,Calibre与其他EDA供应商的工具的接口。

第二阶段

1、Extraction_basics_review

2、xRC_basics_review

3、Extracting_with_xrc_review

4、Leveraging_hierarchy_revie

5、Lab

第三阶段

1、Netlists_review

2、Reduction_techniques_review

3、Flows_review

4、PEX_Rules_review

5、Lab

第四阶段 Mentor Calibre 深亚微米物理验证
1， 如何使用 Cablibre DRC and LVS （ flat and hierarchical 两种模式）；
如何通过 Calibre RVE （ Results Viewing Environment ）和版图编辑器分析 DRC 和 LVS 的结果进行查错；
了解 Calibre 规则文件里各种的格式描述，如版图和逻辑图数据的输入格式、 DRC 和 LVS 的输出结果、层定义、中间层的产生、 DRC 规则检查、 LVS 晶体管的识别和连接关系的定义等；
了解简单的 DRC 规则检查，如宽度、间距、包含关系的检查；
了解一些复杂的 DRC 检查，如天线规则、电流流向规则；
如何做网表对网表的比较、版图对版图的比较；
定义并定位 LVS 的相关问题：短路和开路、悬空或孤立的 nets 、 pin swapping 、软连接和标示字等问题；

2， 如何编写 Calibre xRC 所需的文件；
如何使用 Calibre xRC 进行寄生参数提取，产生 Lumped － C 、 Distributed RC 和 RCC 网表等；
如何分析 Calibre xRC 的报告和了解提取出来的网表结果等；
了解 Calibre xRC 与其他 EDA 供应商的工具的接口。

第二部分 Cliosoft

1、大规模集成电路设计现状

2、Cliosoft系统架构

3、Cliosoft产品模块

4、Cliosoft的优势：

（1）版本管理及控制：

①　业内完整的版本控制工具，具有Dynamic link及Smart Cache强大功能；

②　提供Ascii、Verilog,VHDL,Schematic（cadence），Layout（cadence）格式文件不同版本比对，不同文件比对功能；

③　可以完整的获得所有使用者档案修改，增减，开启等记录；

④　单键标注（Tag）整个工作目录下所使用的版本；

⑤　资料库快照（Snapshot）设置及查找；

⑥　任一版本的调用；

（2）设计协作：

a. 提供佳异地合作功能；

b. 改善工程师之间的协同问题；

c. 数据共享；

（3）安全控制：

①　可以任意任务分组，控制组员可读写之目录及档案；

②　2 授权等完整的安全控制机制；

（4）软件集成以及硬件资源合理应用：

a. 2 提供命令模式，易于与EDA工具整合；

b. 2 与Cadence DFii，Spingsoft Laker，Mentor icstudio，Synopsys CustomDesigner无缝结合；

c. 2 可以节省硬件的支出，让系统管理员更有效的控制资料的管理与储存；

d. 2 对于硬件和软件的设计资源，设计者可以更有效的取得及应用；