 集成电路IC SOC设计工程师培训班课程大纲 |
| 课程说明 |
本课程讲授基于Synopsys EDA tools构成的ASIC/SOC数字电路开发流程，学员通过运用数字逻辑、硬件描述语言完成一个大规模的专题项目设计，在课程过程中掌握数字集成电路的coding、仿真、综合、静态时序分析、f验证等一系列数字电路前端流程中的设计技巧，最终使学员达到能独立完成大规模电路模块的前端设计水平。本课程涵盖数字IC设计领域相关技术的核心内容，注重基础知识和实用技巧的讲解外，还将特别讲授国际最新的设计理念。本课程为模拟设计高端精华课程，老师将多年实践经验手把手教授，让学员在真实的项目实践环境中提升技术水平，熟练使用EDA工具，真正掌握IC设计中“渔”的手段.
|
| 培训目标 |
| 帮助学员熟悉并掌握典型数字ASIC/SOC芯片前端开发流程和设计技巧，以及相关设计软件的使用，课程结束后学员可积累相当于1年左右的实际工作经验，能够独立完成ASIC/SOC中等模块的设计。 |
| 免费颁发相关工程师等资格证书 |
☆注重质量
☆边讲边练
☆合格学员免费颁发相关工程师等资格证书，提升您的职业资质
专注高端培训14年，曙海提供的证书得到本行业的广泛认可，学员的能力
得到大家的认同，受到用人单位的广泛赞誉。 |
| 学费、班级规模、时长和学费(学费包含价值1万元的完全属于自己永久使用的服务器，该服务器已经包含芯片设计软件、工艺技术库和项目案例，软件可帮助你安装在自己电脑上) |
| ★培训时长：3个月（周末上课） ★班级规模：3到5人 |
| 最新优惠 |
| ◆团体报名优惠措施：两人95折优惠，三人或三人以上9折优惠 。 |
| 师资团队 |
【赵老师】
大规模集成电路设计专家，10多年超大规模电路SOC芯片设计和版图设计经验，参与过DSP、GPU、DTV、WIFI、手机芯片、物联网芯片等芯片的研发。精通CMOS工艺流程、版图设计和布局布线，精通SOC芯片 设计和版图设计的各种EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有丰富的SOC芯片设计、验证、DFT、PD、流片经验。
熟练掌握版图设计规则并进行验证及修改；熟练掌握Unix/Linux操作系统；熟悉CMOS设计规则、物理设计以及芯片的生产流程与封装。
【王老师】
资深IC工程师，十几年集成电路IC设计经验，精通chip的规划、数字layout、analog layout和特殊电路layout。先后主持和参与了近三百颗CHIP的设计与版图Layout工作,含MCU芯片、DSP芯片、LED芯片、视频芯片、GPU芯片、通信芯片、LCD芯片、网络芯片、手机芯片等等。
从事过DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多种制程analog&digital的电路IC设计，
熟练掌握1.8V，3.3V,5V,18V,25V，40V等各种高低压混合电路的IC设计。
【张老师】
从事数字集成电路设计10余年，精通CMOS工艺流程、版图设计和布局布线，精通VERILOG,VHDL语言，
擅长芯片前端设计和复杂项目实施的规划管理，其领导开发的芯片已成功应用于数个国际知名芯片厂商之产品中。丰富的芯片开发经验，对于现今主流工艺下的同步数字芯片设计技术和流程有良好把握。长期专注于内存控制器等产品的研发，拥有数颗规模超过百万门的数字芯片成功流片经验.
★更多师资力量请见曙海师资团队。 |
| 质量保障 |
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后免费提供半年的技术支持，充分保证培训后出效果；
3、培训合格学员可享受免费推荐就业机会。 ☆合格学员免费颁发相关工程师等资格证书，提升您的职业资质。专注高端培训13年，曙海提供的证书得到本行业的广泛认可，学员的能力得到大家的认同，受到用人单位的广泛赞誉。 |
| 集成电路IC设计工程师培训班 |
本课程实战演练使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程，强调实战，实战，还是实战！ 免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！
|
|
第一部分 数字SOC 集成电路Verilog编程及其编程思想 |
1.Verilog语言
2. 数字集成电路IC编程规范
3. 数字SOC 集成电路Verilog编程及其编程思想
4.两种LCD控制器的Verilog编程要点
5.两种LCD控制器的Verilog编程过程
6.两种LCD控制器的Verilog编程技巧
|
|
第二部分 SOC 数字集成电路前端---DC综合 |
1.综合的概念
2.综合库与工具介绍
3.综合的过程
4.工作环境的设立
5.Linux 下集成电路涉及的关键命令
6.与流片厂工艺库的结合
7.时钟约束
8.面积约束
9.输入输出驱动约束
10.强化优化
11.相关工艺库文件
12.快速执行的技巧；
13.脚本的使用；
14.综合结果的仿真验证；
15.项目设计实践；
| 第三部分 数字集成电路仿真验证--PRIME TIME | 1.环境搭建
2.路径链接
3.DC导出综合文件
4.文件设定和读人
5.链接路径
7.单元的综合检查
8.模型库和逻辑的结合 9.时序验证仿真
10.TCL脚本的使用
| 第四部分 数字集成电路后端设计－－ENCOUNTER 布线、布局 、数字版图 | 1.环境设置
2.和流片厂工艺库的结合
3.和流片厂时序库的结合
4.DC工具导出网表和时序文件
5.Floor plan
6.电源规划
7.Power Ring
8.标准单元
9.布线
10.电源规划
11.布局、摆放
12.时钟树
13.流片文件的生成
14.def的生成
15.Encounter工具流程
16.Encounter工具技巧
17.DRC验证
18.金属密度
19.混合信号验证
20.ac频率验证
21.信号完整性
22.Encounter工具练习
23.Encounter工具项目实战 | 第五部分 数字集成电路后端版图－－Cadence Virtuoso PAD 、封装数模混合 | 1.环境设置
2.和流片厂工艺库的结合
3.和流片厂PAD库的结合
4..和流片厂数字版图库的结合
5.encounter导出.def文件
6.库的设置
7.CELL
8.标准单元
9.Layout
10.焊盘
11.连线
12.数、模混合
13.流片文件的生成
14.数字集成电路设计流程总结
15.Virtuoso工具流程
16.Virtuoso工具技巧
17.项目实战 |
|
第六部分 ARM 芯片SOC设计项目实战强化 |
1.架构及设计流程
2.CPU核
3.指令
4.中断和异常
5.数据缓冲和指令缓冲
6.内部数据ram和指令RAM
7.总线
8.外设
|
