培训对象:FPGA开发工程师、视觉算法硬件加速人员、高速视觉系统开发人员、需要将视觉算法部署到FPGA实现低延迟处理的技术人员。
培训目标:
掌握FPGA在图像处理中的应用优势,理解Zynq架构(PS + PL)及开发流程。
熟练使用Verilog/VHDL实现图像预处理算法(滤波、边缘检测、形态学),通过AXI总线与PS交互。
掌握Vitis AI工具链,能够将深度学习模型部署到FPGA端,实现实时视频流推理。
培训内容介绍:
FPGA视觉加速概述:了解FPGA在图像处理中的并行计算优势,对比CPU/GPU/FPGA的延迟与功耗差异,熟悉典型应用场景。
Zynq架构入门:了解Zynq的PS(处理系统)与PL(可编程逻辑)架构,熟悉开发板资源与开发工具(Vivado、Vitis)。
Verilog图像预处理基础:使用Verilog实现像素级图像处理(灰度转换、阈值化),理解行缓存与窗口缓存的设计方法。
图像滤波加速:使用FPGA实现3x3高斯滤波、Sobel边缘检测,设计流水线结构,实现每时钟周期输出一个像素。
形态学加速:使用FPGA实现腐蚀、膨胀操作,设计任意结构元素的形态学处理单元。
AXI总线基础:理解AXI4、AXI4-Lite、AXI4-Stream协议,设计自定义IP通过AXI-Stream传输视频流。
PS-PL交互:在PS端运行Linux或裸机程序,通过AXI总线配置PL端处理参数,读取处理结果。
VDMA与视频缓存:配置VDMA(视频直接内存访问),实现PL与DDR之间的视频数据传输,构建视频处理管道。
高速接口(MIPI/千兆网):配置MIPI CSI-2接口接收摄像头数据,或使用千兆以太网UDP接收图像数据。
Vitis AI简介:了解Vitis AI工具链的组成,量化深度学习模型,编译生成适用于FPGA的指令流。
DPU部署:在PL端例化DPU(深度学习处理单元),通过API调用DPU执行YOLO模型推理,实现目标检测。
综合项目实战:完成一个实时视频流处理系统,包含图像采集、FPGA预处理、深度学习推理、结果输出。