FPGA开发：Vivado/Quartus II编程与调试培训课程-曙海培训

FPGA开发：Vivado/Quartus II编程与调试培训课程

•  

• 培训对象： FPGA开发工程师、数字电路设计师、硬件加速工程师、嵌入式系统开发者。

•  

• 培训目标：

  • 掌握Vivado或Quartus II开发工具的基本使用流程。

  • 能够进行RTL代码编写、综合、实现和下载调试。

  • 熟练使用仿真工具进行功能验证。

  • 具备在线调试（ILA/SignalTap）和时序收敛能力。

•  

• 培训内容介绍：

•  

  一、FPGA开发流程概述： 了解FPGA开发的标准流程（设计输入、功能仿真、综合、实现、时序仿真、下载调试）。

  二、Vivado/Quartus II工具环境： 熟悉开发工具的界面布局，掌握工程创建、文件管理、约束编辑等基础操作。

  三、RTL代码编写规范： 编写可综合的Verilog/VHDL代码，遵循FPGA开发的最佳实践（避免锁存器、正确使用时序逻辑）。

  四、功能仿真： 编写Testbench，使用Vivado Simulator或Modelsim进行功能仿真，验证逻辑正确性。

  五、综合（Synthesis）： 运行综合将RTL代码转换为网表，分析综合报告，优化资源使用和时序。

  六、约束文件编写（XDC/SDC）： 编写时序约束（时钟周期、输入延迟、输出延迟）和物理约束（管脚分配）。

  七、实现（Implementation）： 运行实现流程（翻译、映射、布局布线），分析实现报告，检查时序收敛情况。

  八、时序分析： 使用时序分析工具查看建立时间、保持时间裕量，分析关键路径。

  九、时序收敛优化： 通过修改代码、调整约束、设置综合选项等方法优化时序，实现时序收敛。

  十、在线调试（ILA/SignalTap）： 插入逻辑分析仪IP核，设置触发条件和采样深度，实时捕获内部信号。

  十一、比特流生成与下载： 生成比特流文件，通过JTAG下载到FPGA器件，验证硬件功能。

  十二、实战项目：FPGA计数器/状态机设计： 完成从RTL编写、仿真、综合实现到在线调试的全流程。