SerDes高速接口设计：信号完整性（SI）分析培训课程-曙海培训

SerDes高速接口设计：信号完整性（SI）分析培训课程

•  

• 培训对象： 高速接口设计师、SerDes研发工程师、信号完整性专家、芯片I/O设计人员。

•  

• 培训目标：

  • 理解SerDes系统架构和高速串行传输原理。

  • 掌握发送器、接收器、时钟数据恢复（CDR）的设计方法。

  • 能够进行信号完整性（SI）分析和通道建模。

  • 具备均衡技术（CTLE、DFE、FFE）的应用能力。

•  

• 培训内容介绍：

•  

  一、SerDes系统概述： 了解SerDes的架构（PCS、PMA）、串化器/解串器原理，掌握PAM-4与NRZ调制的差异。

  二、发送器（TX）设计： 设计CML/电流模驱动器，实现可编程摆幅、预加重/去加重，优化输出阻抗匹配。

  三、接收器（RX）设计： 设计连续时间线性均衡器（CTLE）补偿信道损耗，优化带宽和增益。

  四、时钟数据恢复（CDR）： 设计相位插值器或Bang-Bang CDR，实现时钟与数据的相位对齐。

  五、判决反馈均衡器（DFE）： 设计DFE消除后标间干扰，优化抽头系数自适应算法。

  六、前馈均衡器（FFE）： 设计发送端FFE预补偿信道损耗，优化抽头系数和预加重深度。

  七、通道建模与分析： 使用S参数描述通道特性，分析插入损耗、回波损耗、串扰对信号的影响。

  八、眼图分析： 生成眼图评估信号质量，测量眼高、眼宽、抖动、BER。

  九、抖动分析： 分离随机抖动（RJ）和确定性抖动（DJ），分析抖动来源（电源噪声、串扰、ISI）。

  十、电源完整性（PI）考虑： 分析电源分布网络（PDN）对SerDes性能的影响，设计去耦网络降低电源噪声。

  十一、SerDes版图设计： 掌握高速I/O的版图技巧（差分走线、阻抗控制、隔离保护），减小串扰和反射。

  十二、实战项目：10Gbps SerDes通道分析： 完成通道建模、均衡器设计、眼图分析的全流程。