友情链接:
合作联系
|
ASPEN培训课程
培训对象： 射频IC设计师、模拟电路工程师、时钟生成器设计师、通信系统工程师。
培训目标：
理解锁相环（PLL）的基本原理和架构类型。
掌握PLL各模块（鉴相器、电荷泵、滤波器、VCO、分频器）的设计方法。
能够进行PLL的相位噪声和抖动分析与仿真。
具备PLL版图设计和测试验证能力。
培训内容介绍：
二、PLL架构类型： 对比整数分频PLL、小数分频PLL、全数字PLL（ADPLL）的优缺点和适用场景。
三、鉴相器（PFD）设计： 设计相位频率检测器，分析其死区问题和解决方案，优化线性工作范围。
四、电荷泵（Charge Pump）设计： 设计电荷泵电路，优化电流匹配，减小泄漏电流和开关噪声。
五、环路滤波器设计： 设计无源或有源环路滤波器，计算滤波器参数，优化环路带宽和稳定性。
六、压控振荡器（VCO）设计： 设计LC-VCO或环形振荡器，优化相位噪声、调谐范围和功耗。
七、分频器设计： 设计高速分频器（CML、TSPC），实现整数或小数分频功能。
八、相位噪声分析： 分析各模块对PLL相位噪声的贡献，使用仿真工具（SpectreRF、GoldenGate）进行相位噪声仿真。
九、抖动分析： 计算PLL的随机抖动和确定性抖动，分析抖动与相位噪声的关系。
十、PLL版图设计要点： 掌握敏感模块（VCO、电荷泵）的隔离技术，减小衬底噪声耦合和数字串扰。
十一、PLL测试技术： 搭建PLL测试环境，使用频谱仪测量相位噪声，使用示波器测量抖动和锁定时间。
十二、实战项目：2.4GHz PLL设计： 完成从系统建模、电路设计、版图设计到测试验证的全流程。
