友情链接:
合作联系
|
ASPEN培训课程
数字电路设计工程师、FPGA开发人员、嵌入式硬件工程师、集成电路设计人员、电子类相关专业学生及研究人员。
理解数字逻辑电路的基本原理与组合/时序逻辑设计方法。
掌握硬件描述语言（Verilog/VHDL）与数字系统设计流程。
能够独立完成典型数字系统（计数器、状态机、接口控制）的设计与验证。
数字逻辑基础：数制与码制；基本逻辑门电路；布尔代数与逻辑化简；组合逻辑电路的分析与设计方法。
组合逻辑模块：编码器、译码器、数据选择器、加法器、比较器的原理与实现；竞争-冒险现象的分析与消除。
时序逻辑基础：触发器的原理与特性（RS、JK、D、T触发器）；时序逻辑电路的分析方法；同步与异步时序电路的区别。
时序逻辑模块：寄存器的原理与应用；计数器的设计（二进制、十进制、任意进制）；分频电路的设计。
有限状态机（FSM）设计：状态图与状态表；Mealy型与Moore型状态机的区别；状态编码（二进制编码、独热码）；状态机的Verilog实现；状态机设计实例（序列检测器、交通灯控制器）。
硬件描述语言Verilog基础：Verilog语法要素（模块、端口、数据类型、操作符）；数据流建模（assign语句）；行为级建模（always语句）；结构化建模（模块实例化）。
Verilog高级编程：任务与函数；参数化设计；生成语句（generate）；有限状态机的Verilog描述；可综合风格与不可综合风格的区分。
数字系统设计流程：自顶向下的设计方法；模块划分与接口定义；RTL级设计；逻辑综合与网表生成；布局布线；静态时序分析。
仿真与验证：测试平台（Testbench）的编写；仿真波形分析；功能仿真与时序仿真的区别；覆盖率分析；常用EDA工具（ModelSim、VCS、Vivado Simulator）的使用。
可编程逻辑器件（FPGA/CPLD）：FPGA的基本结构（逻辑单元、块内存、DSP切片、I/O单元）；FPGA与CPLD的对比；开发板与下载调试；嵌入式逻辑分析仪（SignalTap/ChipScope）的使用。
典型接口电路设计：按键消抖电路；UART串口通信模块；SPI/I2C接口控制器；PWM信号发生器；数码管动态扫描显示。
综合实战项目：典型数字系统（如数字时钟、多功能信号发生器、简易CPU）的完整设计流程，包含需求分析、模块划分、RTL编码、仿真验证、FPGA实现与板级调试。
