友情链接:
合作联系
|
ASPEN培训课程
培训对象： CPU设计工程师、处理器架构师、计算机体系结构研究人员、RISC-V爱好者。
培训目标：
理解RISC-V指令集架构（ISA）的基本规范和扩展。
掌握处理器流水线架构（单周期、多级流水线）的设计方法。
能够用Verilog实现RISC-V处理器内核。
具备指令集仿真和FPGA验证能力。
培训内容介绍：
二、RISC-V扩展指令集： 了解M扩展（乘除）、F扩展（单精度浮点）、C扩展（压缩指令）的内容和适用场景。
三、单周期处理器设计： 设计数据通路（取指、译码、执行、访存、写回）和控制单元，实现单周期CPU。
四、流水线处理器基础： 理解流水线的基本概念（IF、ID、EX、MEM、WB），分析流水线冒险问题。
五、流水线冒险解决： 实现前递（Forwarding）解决数据冒险，实现分支预测解决控制冒险。
六、哈佛架构与冯诺依曼架构： 对比哈佛架构（指令与数据分离）与冯诺依曼架构的优缺点，选择适合的架构。
七、存储器子系统设计： 设计指令存储器、数据存储器接口，集成Cache控制器。
八、异常与中断处理： 实现异常处理机制（非法指令、地址越界），集成中断控制器响应外部中断。
九、总线接口设计： 设计处理器总线接口（AXI/AHB），连接外部存储器和外设。
十、指令集仿真器（ISS）开发： 使用C++/Python开发指令集仿真器，验证指令执行的正确性。
十一、FPGA原型验证： 将RISC-V处理器综合到FPGA，下载程序运行，使用串口输出验证功能。
十二、实战项目：五级流水线RISC-V CPU设计： 完成从指令集选择、RTL实现、仿真验证到FPGA原型验证的全流程。
