芯片设计工程师、嵌入式软件开发者、系统架构师及高性能计算研究人员。
掌握 CPU 核心组成单元(运算器、控制器、存储器)的工作原理。
理解指令流水线、超标量、乱序执行等现代微架构技术。
能够分析 CPU 性能瓶颈并为特定应用场景进行架构选型。
CPU 发展概述:从单核到多核、从顺序执行到乱序执行的技术演进;摩尔定律与登纳德缩放定律的物理极限;现代 CPU 的分类(嵌入式、桌面、服务器、移动)。
指令集体系结构:指令集与微架构的区别;CISC 与 RISC 设计哲学对比;x86、ARM、RISC-V 指令集的特点。
数据表示与编码:定点数、浮点数(IEEE 754 标准)的表示方法;字符编码(ASCII、Unicode);数据对齐与端序问题。
CPU 核心组成:算术逻辑单元(ALU)与浮点运算单元(FPU)的设计;控制单元的实现(微程序控制、硬布线控制);寄存器的分类与作用(通用寄存器、状态寄存器、指令指针)。
指令流水线:经典五级流水线(取指、译码、执行、访存、写回)的原理;流水线冒险(结构冒险、数据冒险、控制冒险)及其解决技术(转发、分支预测)。
超标量与乱序执行:多发射超标量架构;指令调度与重排序缓冲(ROB); Tomasulo 算法简介;寄存器重命名技术。
存储层次:存储器金字塔(寄存器—L1/L2/L3 缓存—内存—外存);高速缓存(Cache)的工作原理(映射方式、替换策略、写策略);缓存一致性协议(MESI)。
分支预测:静态预测与动态预测;分支目标缓冲(BTB);两级自适应预测器;分支预测失败的性能代价。
中断与异常:中断类型(可屏蔽中断、非屏蔽中断、异常);中断向量表与中断处理流程;中断控制器(如 8259A)的工作原理。
虚拟内存:分段与分页机制;页表结构与 TLB(快表);虚拟地址到物理地址的转换;内存保护机制。
现代 CPU 新技术:同步多线程(SMT/Hyper-Threading);非均匀访存(NUMA)架构;乱序执行与功耗控制(DVFS)。
综合实战项目:基于给定指令集(如 RISC-V 子集)设计并实现一个简单的 5 级流水线 CPU 模拟器,并通过测试程序验证其功能。