友情链接:
合作联系
|
ASPEN培训课程
数字芯片后端设计实战培训课程
课程简介：
本课程详细讲解数字集成电路后端实现的每个步骤:逻辑综合、布局、时钟树、布线、优化、ECO、GDSII,培养具备独立工程能力的数字IC后端工程师。
适合人群：
本课程适合本科及以上学历，理工科相关专业的人群学习（含材料、工艺、物理、自动化等专业)；
课程安排：
线上直播课+线下项目实训，上课时间为每周3次，每次2节课，24小时实时答疑；
项目实操：
项目名称:SoC芯片后端实现(低功耗SoC芯片)
模块级项目：MCU、AES（tsmc28）等；
项目特色：商业级真实项目
项目工艺：28nm；
就业薪资（参考）：
平均薪资37W/年
初级工程师(20W-50W)、中级工程师(45W-80W)、高级工程师(60w-100w)
课程大纲：
第一阶段
计算机操作系统UNIX应用基础；
半导体器件原理及集成电路概论；
集成电路设计导论及流程；
版图设计工具及使用方法；
项目设计实践（C）。
CMOS集成电路设计原理；
ASIC设计导论；
IC布局布线设计；
可测性设计；
项目设计实践。
Synopsys DC（Design Compiler） 综合
1，综合的概念
2，综合库与工具介绍
3，工作环境的设立和关键命令
4，综合前的准备工作
5，芯片逻辑代码和流片厂库的结合
6，综合的过程
7， 综合后网表的导出
8，时序SDC的导出
9，Synopsys DC 为Cadence Encounter工具所做的准备工作。
10，快速综合TCL脚本使用技巧
Cadence Encounter 布局布线
1.网表和工程库的结合
2，环境变量的设置和关键命令
3,布局布线前的准备工作
4，Synopsys DC工具和Cadence Encounter工具的衔接和配合
2.Floor plan
3.电源规划
4.布局、摆放
5.时钟树
6.布线
Cadence Virtuos 芯片焊盘和封装
1，环境变量的设置和关键命令
2，库的导入
3，快速建立工作环境的方法
4，焊盘库和工艺库的建立
5，Encounter def文件的导入
6，Encounter和Virtuoso的配合
7，芯片文件的导入
8，焊盘和封装的仿真
9，焊盘、封装与芯片的管脚规划
10，连线技巧
Synopsys PT（PrimeTime） 验证仿真
1，环境变量的设置
2，关键命令
3，仿真验证过程
4，仿真验证报告的产生
5，快速验证技巧
6，TCL脚本的使用技巧
第二阶段 DFT可测试设计技术
基于Synopsys DFT compiler的DFT技术，介绍可测性设计技术、组合电路和时序电路的测试方法、基于TCL的DFT设计实现的基本流程。
1. VLSI test
2. DFT要点
3. DFT设计流程
4. DFT设计技巧
5. Fault model
6. ATPG
7. ATPG技巧
8. Fault simulation
9. Fault 要点
10. Fault 技巧
11. Fault 流程
12. Scan
13. 扫描技巧
14. 扫描要点
15. 扫描流程
16. JTAG
17. Logic BIST
18. Test compression
19. Memory test
20. Memory 测试要点
21. Memory测试流程
22. Memory测试技巧
23. scan chain/ BSD/BIST 概念与设计方法
24.DFT 的测试原理/测试方法( D算法 向量产生与仿真)
25.BSD 基本单元和JTAG测试
第三阶段
1.Floor plan
2.电源规划
3.布局、摆放
4.时钟树
5.布线
6.RC extraction
7.静态时序分析（STA）
8.验证
1)DRC
2)lvs
3)erc
9.项目实战
10.数字后端全流程设计工具
11.相关工艺库文件
第四阶段 芯片后端全工具链、全流程实战演练
项目实战：
ARM9芯片后端设计整个流程项目实战演练，使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程。
*****************************************************************************************************
发展前景：
中国芯片业已经觉醒，并且正在不断进步，从国际、国内市场来看，我国集成电路产业市场前景广阔。在IC设计中，数字后端所占的人数比重一直是最多的，而且随着芯片规模不断加大，后端工程师需要的人数将会越来越多。资深数字后端工程师的薪资在50K-80K,所以对于IC行业科班出身或者想要转行的在职人来前景都是很明朗的。
职业简介：
数字后端处于数字IC设计流程的后端，属于数字IC设计类岗位的一种。数字后端按岗位类别可以分为：逻辑综合，布局布线physical design，静态时序分析（STA），功耗分析Power analysis，物理验证physical verification等岗位。
工作内容：
1.主要负责将RTL code转换为实际后端使用的netlist网表
2.布局布线（PD），负责netlist到GDSII的转化过程
3.静态时序分析（STA）
4.物理验证（PV）
5.功耗分析（PA）
6.熟练使用以下工具
8.布局布线：Innovus/Encounter, ICC2/ICC
9.综合：DC， Genus
10.物理验证：Calibre
11.静态时序分析： PrimeTime, Tempus
12.功耗分析： Redhawk, Voltus，PTPX
所需技能：
1.具有较好的综合知识，英语听说读写能力，团队合作，沟通能力，学习能力
2.有扎实的基础知识，数字电路、半导体工艺基础等
3.熟悉工具环境：LINUX，编辑器，EDA仿真工具
4.熟悉SoC从RTL到GDSII的完整设计流程
5.熟练综合技能及相关EDA工具使用
6.熟练自动布局布线技能及相关EDA工具使用
7.熟练时序分析 (STA)
8.熟练物理验证 (FV, PV, PA等）
适用人群：
有意应聘后端工程师的在职人员（统招本科及以上学历）
高等院校电子类在校研究生（含材料、工艺、物理、自动化等专业）
