友情链接:
合作联系
|
ASPEN培训课程
Allegro Cadence高速板设计与信号完整性仿真培训
1 原理图基本设计流程
2 设计输入
2.1 创建原理图工程及设置工作环境
2.2 工程管理器简介
2.3 创建元件库及元件
2.4 创建及使用分裂元件
2.5 使用电子数据表创建零件
2.6 添加元件库及放置元件
2.7.1 放置普通元件
2.7.2 放置电源和地
2.8 在同一个页面内创建电气互联
2.8.1 使用wire
2.8.2 使用net alias
2.9 在不同页面之间创建电气互联
2.10 编辑原理图的基本操作
2.10.1 选择元件
2.10.2 移动元件
2.10.3 旋转元件
2.10.4 镜像翻转元件
3 原理图元件库的制作
3.1 元件库的建立
3.2 基本元件的制作
3.3 复杂元件的制作
3.4 元件库快速制作的技巧
4 建立元件库
5 元件PCB封装制作
5.1 PCB封装设计的理论知识
5.2 PCB封装设计的设计过程
5.3 PCB封装设计的设计过程的工具介绍
5.4 PCB封装设计中的封装的设计
6 PCB版图设计
6.1 PCB Editor与其它模块的关系（交互）
6.2 PCB Editor设计流程
6.3 建立板框机械符号
6.4 创建电路板
6.5 导入网表
6.6 规划电路板，放置器件
6.7 布局
6.7.1 手工摆放元器件
6.7.2 布局技巧
6.7.3 按照原理图布局
8 约束管理器
8.1 约束管理器的介绍
8.2 约束管理器的优先级
8.3 设置间距规则
8.4 设置物理规则
8.5 设置元件属性
9 布线
9.1 布线的基本原则
9.2 布线的基本设置
9.2.1 设置格点
9.2.2 布线方法
9.2.3 布线调整
9.3 自动布线
10 设计输出
10.1 输出光绘文件
10.1.1 设置参数
10.1.2 设置光绘参数
10.1.3 输出artwork文件
10.2 输出钻孔数据
11. SI仿真环境的建立和时序仿真－－DDR3和Flash,高速数据线的时序控制
11.1 SI仿真模型的查找技巧和IBIS格式转换
11.2 仿真环境的设置和仿真模型分配和审核
11.3 DDR3和Flash,高速数据线时序仿真在项目开发中作用和意义
11.4 时序控制的公式推导和理论基础
11.5 对应 Setup Time和 Hold Time 公式的深入理解
11.6 公式参数在芯片datasheet中的查找
11.7 时序仿真的高速数据线等网络组的创建和拓扑提取
11.8 时序仿真的激励
11.9 时序仿真类型
11.10 时序仿真结果查看
11.11 时序仿真的约束
11.12 SigXplore和Constraint Manager
11.13 设计规则应用和规则驱动布局
12. 差分仿真
12.1 差分线仿真模型
12.2 差分线定义
12.3 差分线仿真设计技巧
12.4 如何在Constraint Manager中识别和查找差分对
12.5 如何建立差分对
12.5 差分对拓扑提取和仿真
12.6 SigXplore中差分线约束
12.7 差分约束更新到约束管理器
13.PI电源完整性仿真
13.1 电源平面对的耦合和去耦
13.2 电源仿真的环境搭建
13.3 阻抗控制和层叠结构设计
13.4 电源平面对构建中各种复杂情况的考虑和处理原则
13.5 PI电源完整性仿真参数设置
13.5 EMI/EMI 处理
13.6 电压调节模块和噪声源
13.7 仿真中电容的选取
13.8 多节点仿真
13.9 波形图的处理
14. 后仿真－布线后分析
14.1 反射仿真
14.2 串扰仿真
14.3 同步开关噪声仿真
14.4 EMI仿真
